Percobaan 2
1. Kondisi [Kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=clock
2. Gambar Rangkaian Simulasi [Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Rangkaian pada gambar merupakan rangkaian JK Flip-Flop yang menggunakan IC 74LS112 dengan dua saklar logika sebagai input J dan K, serta sinyal clock sebagai pemicu perubahan keadaan. JK Flip-Flop bekerja berdasarkan perubahan logika pada input J dan K yang hanya akan dibaca ketika sinyal clock aktif. Saat J dan K bernilai 0, keluaran Q tetap pada kondisi sebelumnya (tidak berubah). Jika J = 0 dan K = 1, maka keluaran Q akan menjadi 0 (reset), sedangkan jika J = 1 dan K = 0, keluaran Q akan menjadi 1 (set). Kondisi paling khas terjadi ketika J dan K keduanya bernilai 1, di mana setiap kali sinyal clock datang, output Q akan berubah secara bergantian (toggle) antara 0 dan 1. Hal ini menjadikan JK Flip-Flop sering digunakan sebagai pembagi frekuensi atau dasar rangkaian counter. Pada rangkaian ini, posisi saklar B1 menentukan logika input J dan saklar B0 menentukan logika input K. Sinyal clock (gelombang persegi) mengatur kapan perubahan keadaan tersebut terjadi, sehingga JK Flip-Flop hanya merespons perubahan input pada saat tepi aktif clock. Dengan demikian, rangkaian ini memperlihatkan bagaimana flip-flop menyimpan dan mengubah data secara sinkron dengan sinyal clock sesuai kombinasi logika inputnya.
5. Link Download [Kembali]
Rangkaian Percobaan [Download]
Video Percobaan [Disini]
Datasheet Switch Spdt [klik]
Datasheet Power Supply [klik]
Datasheet Logic Probe [klik]
Datasheet Ground [klik]
DataSheet IC 74LS112 [Klik]
DataSheet IC 7474 [Klik]
Komentar
Posting Komentar