Laporan Akhir M2 Percobaan 1
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Prinsip kerja D Flip-Flop adalah menyimpan satu bit data yang nilainya ditentukan oleh input D pada saat sinyal clock aktif. Ketika pulsa clock berada pada kondisi aktif (umumnya pada tepi naik), nilai logika yang ada pada input D akan diteruskan ke output Q. Setelah itu, output akan tetap mempertahankan nilai tersebut hingga datang pulsa clock berikutnya. Dengan demikian, jika pada saat clock aktif D bernilai 1 maka Q akan menjadi 1, dan jika D bernilai 0 maka Q akan menjadi 0. Karena sifatnya ini, D Flip-Flop sering digunakan sebagai elemen penyimpan data (register) atau sebagai pengatur delay pada rangkaian digital.
Sedangkan prinsip kerja JK Flip-Flop didasarkan pada dua masukan utama, yaitu J dan K, serta sinyal clock sebagai pemicu. Ketika clock aktif, kombinasi nilai J dan K akan menentukan kondisi output. Jika J = 0 dan K = 0, output tidak berubah; jika J = 0 dan K = 1, output akan di-reset menjadi 0; jika J = 1 dan K = 0, output akan di-set menjadi 1; dan jika J = 1 serta K = 1, maka output akan mengalami toggle atau berbalik dari keadaan sebelumnya. Sifat toggle inilah yang membuat JK Flip-Flop banyak digunakan pada rangkaian pencacah (counter) dan pembagi frekuensi karena mampu mengubah keadaan logika secara bergantian setiap kali menerima pulsa clock.
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
7. Link Download [Kembali]
Simulasi Rangkaian Percobaan [Klik]
Video Percobaan [Klik]
Jurnal [Klik]
Datasheet IC 74LS112 [klik]
Datasheet IC 7474 [klik]
Datasheet Switch Spdt [klik]
Datasheet Power Supply [klik]
Datasheet Logic Probe [klik]
Datasheet Ground [klik]
Komentar
Posting Komentar